verilog case문
-
⚙️ [컴퓨터 구조] | Verilog를 이용한 회로 설계CS/컴퓨터구조 2022. 6. 9. 23:50
⚙️ HDL 하드웨어 기술 언어 - HDL 하드웨어 기술 언어를 이용하여 매우 복잡한 디지털 회로를 빠르게 설계할 수 있다. verilog나 VHDL은 가장 많이 쓰이는 HDL IEEE standard 1364 ⚙️ Verilog 기초 - 기초 특징 대소문자 구별. 신호 정의할 때 키워드 wire 이용 ex) wire CarryIn; - 숫자 표현법 bit 단위 길이 ' 진법 값 8'd100(10진수) = 8'h64(16진수) = 8'b0110_0100(2진수) = 100 10'h29C(16진수) = 10'b10_1001_1100(2진수) = 668 - module 범위 : 키워드 module로 시작하여 endmodule로 끝남 모듈 이름 : 알파벳으로 시작 가능, 숫자나 기호로 시작 X (예외로 기호 ..